Based on the properties of Enhanced Parallel Port (EPP), an interface of shift register output has been developed using Complex Programmable Logic Device (CPLD).
基于 EPP协议的特点 ,应用复杂可编程逻辑器件 ( CPLD)开发了移位寄存器输出接口。
buffer input/output memory
缓冲器输入输出寄存器
input/output register loaded
输入输出寄存器装入
Information is transmitted to and from registers via buses.
信息是通过总线输入寄存器或由寄存器输出的。
input/output interrupt request register
输入输出中断请求寄存器
All nominal outputs of the shift register are 1.
移位寄存器的全部“原”输出都为1。
load index register instruction
输入变址寄存器指令
ICSR (Input Control Shift Register)
输入控制移位寄存器
memory register
存储寄存器存储寄存器
A pulse to gate the output of a core memory sense amplifier into a trigger in a register.
将磁心存储器读出放大器的输出选通到寄存器的触发器中的一种脉冲。
relay check-in check-out register
继电检入检出寄存器
holding register
保持寄存器存储寄存器
local storage input/output
局部存储器的输入输出
input/output buffer store
输入输出缓冲存储器
register-to-register transfer operation
寄存器－寄存器转移操作
register-to-register arithmetic operation
寄存器－寄存器算术运算
Bring the first operand to the date register.
将第一个操作数输入数据寄存器。
modifier register
变址[数]寄存器, 指数寄存器, 修改寄存器
